在本月舉行的IEDM 2023會議上，臺積電制定了一個包含1萬億個晶體管的芯片封裝路線圖。這一計劃與英特爾去年透露的規劃相似。然而，需要注意的是，這個數字來自單個芯片封裝上的3D封裝小芯片集合。
雖然如此，臺積電也在致力于開發單個芯片上擁有2000億晶體管的處理能力。為了實現這一目標，該公司重申正在致力于2nm級別的N2和N2P制造工藝，以及1.4nm級別的A14和1nm級別的A10制造工藝。預計這些技術將于2030年左右完成。
除了晶圓片方面的研發外，臺積電還預計封裝技術（如CoWoS、InFO、SoIC等）將不斷進步，使其能夠在2030年左右構建出能夠集成超過1萬億個晶體管的多芯片解決方案。
此外，在IEDM 2023會議上，臺積電還透露了1.4nm級別的工藝制程研發已經全面展開，并且重新確認了2nm級別的制程將于2025年開始量產的計劃。
責任編輯：莊婷婷
特別聲明：本網登載內容出于更直觀傳遞信息之目的。該內容版權歸原作者所有，并不代表本網贊同其觀點和對其真實性負責。如該內容涉及任何第三方合法權利，請及時與ts@hxnews.com聯系或者請點擊右側投訴按鈕，我們會及時反饋并處理完畢。
- 高通驍龍8 Gen4擁抱3nm：臺積電代工2023-12-08
- 消息稱臺積電考慮在日本建設第三工廠 瞄向 3nm 芯片制造2023-11-21
- 真我GT5 Pro官宣：率先搭載第三代驍龍8移動平臺2023-10-26
- 最新科技前沿 頻道推薦
-
手機反向取代手表？ OPPO新增測心率與睡眠功2023-12-28
- 進入圖片頻道最新圖文
- 進入視頻頻道最新視頻
- 一周熱點新聞
下載海湃客戶端
關注海峽網微信
已有0人發表了評論