近日，清華大學集成電路學院教授任天令團隊在小尺寸晶體管研究方面取得突破，首次制備出亞1納米柵極長度的晶體管，其具有良好的電學性能。相關成果發表在最新一期《自然》雜志在線版上。

晶體管是芯片的核心元器件，更小的柵極尺寸能讓芯片上集成更多的晶體管，并提升性能。過去幾十年，晶體管的柵極尺寸在摩爾定律的推動下不斷微縮。但近年來，隨著晶體管的物理尺寸進入納米尺度，造成電子遷移率降低、漏電流增大、靜態功耗增大等短溝道效應越來越嚴重。因此，新結構和新材料的開發迫在眉睫。

目前主流工業界晶體管的柵極尺寸在12納米以上。為進一步突破1納米以下柵長晶體管的瓶頸，任天令團隊巧妙利用石墨烯薄膜超薄的單原子層厚度和優異的導電性能，將其作為柵極，通過石墨烯側向電場來控制垂直的二硫化鉬（MoS2）溝道的開關，從而實現等效的物理柵長為0.34納米。

“在相當長的一段時間內，要打破這一紀錄是非常困難的。”紐約州立大學布法羅分校納米電子學科學家李華民評價道，這項新工作將柵極的尺寸極限進一步縮小到“僅一層碳原子的厚度”。那么，對于小尺寸晶體管的研究，當初如何想到采用石墨烯材料來突破瓶頸？

“單層石墨烯厚度僅0.34納米，因此采用石墨烯作為柵極，能夠實現極短的柵極尺寸。石墨烯本身是平面結構，這就要求溝道是垂直結構，要實現垂直的溝道結構是其中一個難題。另外石墨烯除了側壁能夠柵控，其表面也能柵控，因此屏蔽石墨烯表面電場也是難點，我們開發出了自氧化鋁層來對石墨烯表面電場進行屏蔽。”3月20日，任天令在接受科技日報記者采訪時表示。

如何讓1納米以下柵長晶體管從實驗室成果走向產業化？任天令答道：“1納米以下柵長晶體管只是一個維度的尺寸微縮，未來還需要配合溝道的微縮，而這需要借助光刻機，比如把溝道尺寸通過極紫外（EUV）光刻進一步微縮到5納米，并進一步實現超大規模的芯片。”

如果說這項研究實現世界上柵長最小晶體管，推動摩爾定律進一步發展到亞1納米級別，是否意味著這也是一個新的開始，將會有新的探索——誕生更小級別的晶體管？

“是的，這確實是新的開始，還將會有新的探索——誕生更小級別的晶體管。”面對記者的提問，任天令肯定地回答道，“前提是能夠研發出更小原子尺寸的單層材料。目前在元素周期表上比碳原子小的材料是潛在的候選者，但需要注意，比碳原子小的這些材料目前還不存在單原子層結構，因此未來誕生更小級別的晶體管難度很大。比如利用氫原子來進行柵極控制很可能是晶體管柵極長度的終極尺寸，但是制備金屬氫本身就是世界性難題，雖然《科學》2017年報道了金屬氫，但是金屬氫極不穩定，且不存在單原子層結構，因此難度很大。”

那么，在未來集成電路的應用中，這種二維薄膜將賦予相關產品怎樣與眾不同的性能？

任天令介紹說：“二維薄膜的未來集成電路將會帶來柔性、更高密度、透明的電子產品，比如目前很熱點的柔性電子屏幕，但目前的CPU不是柔性的，如果采用了二維材料，就有機會實現一個全柔性的手機，包括CPU、存儲器也可以是柔軟的。對于本工作而言，我們團隊在實現世界上柵長最小晶體管基礎上，還實現了更低功耗的晶體管，這就意味著未來的芯片可以更加節能。”

“這次的科研工作，屬于研究團隊經過長期積累獲得的一個成果，中間的過程充滿挑戰。這一工作是中國自主知識產權，未來我們還將繼續進行溝道微縮及大規模芯片集成等工作，為中國芯作出一份貢獻。”任天令強調。